COMPUTER SYSTEM AND METHOD FOR DECIDING EXISTENCE OF FPU IN COMPUTER SYSTEM

Publication number:

JP2001147809

Publication date:

2001-05-29

Inventor:

FARRALL GLENN; GEARTY MARGARET ROSE

Applicant:

HITACHI LTD

Classification:

- international:

G06F9/38; G06F9/38; (IPC1-7): G06F9/38

- european:

Application number:

JP20000292743 20000926


Priority number(s):

US19990411608 19991001

Report a data error here

Abstract of JP2001147809

PROBLEM TO BE SOLVED: To improve performance such as processing capability by closely synchronizing both arithmetic operations. SOLUTION: A computer system is provided with a single chip microcomputer having a central processing unit(CPU), a memory device connected with the CPU, and an interface 56 deformed so that the CPU can be connected with a floating point instruction processor (FPU) 54 and an FPU present signal connected from the interface 56 to the CPU, and a CPU present signal having a first state indicating the existence of an FPU in the single chip microcomputer to the CPU and a second state indicating the non-existence of any FPU in the single chip microcomputer to the CPU. Then, the single chip microcomputer transmits plural floating point instructions across the interface to an FPU 54 in response to the first state of the FPU present signal, and traps the plural floating point instructions in response to the second state of the signal.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

9/38

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-147809 (P2001 - 147809A)

(43)公開日 平成13年5月29日(2001.5.29)

(51) Int.Cl.7 G06F 識別記号

370

380

 \mathbf{F} I

G06F 9/38 テーマコート*(参考)

370C

380B

審査請求 未請求 請求項の数6 OL (全 15 頁)

(21)出願番号

特願2000-292743(P2000-292743)

(22)出願日

平成12年9月26日(2000.9.26)

(31)優先権主張番号 09/411608

(32)優先日

平成11年10月1日(1999.10.1)

(33)優先権主張国

米国 (US)

(71)出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72) 発明者 グレン・ファラル

イギリス国、プリストル、BS41 9 J

Q、ロング・アシュトン・ロード 157

(72)発明者 マーガレット・ローズ・ギアティ

イギリス国、パス BA1 7RT、パス

フォード、プランプ・レーン 3

(74)代理人 100080001


弁理士 筒井 大和

(54) 【発明の名称】 コンピュータシステムとコンピュータシステム内でのFPUの存在決定方法

(57) 【要約】

【課題】 両演算を密接に同期化させて処理能力のよう な性能を向上させる。

【解決手段】 コンピュータシステムは、中央演算処理 装置(CPU)、CPUに接続したメモリー装置、及 び、浮動小数点命令処理装置 (FPU) 54にCPUを 接続するために変形されたインタフェース56を有する 単一チップマイクロコンピュータと、インタフェース5 6からCPUに接続されたFPUプレゼント信号と、単 ーチップマイクロコンピュータ内でのFPUの存在をC PUに示す第1状態と単一チップマイクロコンピュータ 内でのFPUの不存在をCPUに示す第2状態とを有す るCPUプレゼント信号とを備え、単一チップマイクロ コンピュータがFPUプレゼント信号の第1状態に応答 してインタフェースを横切って複数の浮動小数点命令を FPU54に送り、信号の第2状態に応答して複数の浮 動小数点命令をトラップする。



【特許請求の範囲】

コンピュータシステムであって、 【請求項1】 中央演算処理装置(CPU)、 該CPUに接続したメ モリー装置、及び、浮動小数点命令処理装置 (FPU) に前記CPUを接続するために変形されたインタフェー スを有する単一チップマイクロコンピュータと、

前記インタフェースから前記CPUに接続されたFPU プレゼント信号と、

前記単一チップマイクロコンピュータ内でのFPUの存 在を前記 CPUに示す第1状態と前記単一チップマイク ロコンピュータ内でのFPUの不存在を前記CPUに示 す第2状態とを有するCPUプレゼント信号とを備え、 前記単一チップマイクロコンピュータが、前記FPUプ レゼント信号の前記第1状態に応答して前記インタフェ 一スを横切って複数の浮動小数点命令を前記FPUに送 り、前記信号の前記第2状態に応答して複数の浮動小数 点命令をトラップすることを特徴とするコンピュータシ ステム。

【請求項2】 請求項1記載のコンピュータシステムで あって、

前記FPUプレゼント信号が前記第2状態であり、一つ の浮動小数点命令がトラップされた時に、前記単一チッ プマイクロコンピュータが例外を提起することを特徴と するコンピュータシステム。

【請求項3】 コンピュータシステムであって、

中央演算処理装置(CPU)、該CPUに接続されたメ モリー装置、及び、浮動小数点命令処理装置(FPU) に前記CPUを接続するために変形されたインタフェー スを有する単一チップマイクロコンピュータと、

前記単一チップマイクロコンピュータ内でのFPUの存 30 在を前記CPUに示す指示手段と、

前記指示手段に敏感であり、前記指示手段に応答して前 記単一チップマイクロコンピュータを制御する制御手段 とを備えたことを特徴とするコンピュータシステム。

【請求項4】 請求項3記載のコンピュータシステムで あって、

前記指示手段がFPUプレゼント信号を有し、該FPU プレゼント信号が前記単一チップマイクロコンピュータ 内でのFPUの存在を示す第1状態と、前記単一チップ マイクロコンピュータ内でのFPUの不存在を示す第2 40 状態とを備えたことを特徴とするコンピュータシステ

【請求項5】 請求項4記載のコンピュータシステムで あって、

前記指示手段が、前記第1状態内に前記FPUプレゼン ト信号のある時に、前記FPUに複数の浮動小数点命令 を送り、前記第2状態内に前記FPUプレゼント信号の ある時に、複数のFPUプレゼント信号をトラップする ことを特徴とするコンピュータシステム。

演算処理装置に接続されたメモリー装置と、前記CPU を浮動小数点命令処理装置(FPU)に接続するように 変形されたインタフェースとを備えた単一チップマイク ロコンピュータを有するコンピュータシステム内で、F PUが前記コンピュータシステム内に存在するか否かを 決定する方法であって、

前記方法が、

前記CPUを使って、前記単一チップマイクロコンピュ ータ内でのFPUの存在をCPUに示す第1状態と、前 記単一チップマイクロコンピュータ内でのFPUの不存 在をCPUに示す第2状態とを有するFPUプレゼント 信号を、前記インタフェースを横切って前記CPUに送 ŋ,

前記CPUを使って前記FPUプレゼント信号に応答 し、前記単一チップマイクロコンピュータが前記FPU プレゼント信号の前記第1状態に応答して前記インタフ エースを横切って前記FPUに複数の浮動小数点命令を 送り、且つ前記FPUプレゼント信号の前記第2状態に 応答して複数の浮動小数点命令をトラップするようにす るステップを有することを特徴とするコンピュータシス テム内でのFPUの存在決定方法。

【発明の詳細な説明】

[0001]

20

【発明の属する技術分野】本発明は一般にマイクロコン ピュータ(マイクロコンピュータ/浮動小数点プロセッ サのインタフェース及び方法) に関する。更に詳細に は、本発明は中央処理実行ユニットと浮動小数点実行ユ ニットとを有する単一チップマイクロコンピュータに関 する。

[0002]

【従来の技術】システムオンチップデバイス(SO C)、一般にマイクロコンピュータはよく知られてい る。これらのデバイスは一般的にプロセッサ(CPU) と、1つ又はそれ以上のモジュールと、バスインタフェ ースと、メモリデバイスと、情報を交信するための1つ 又はそれ以上のシステムバスとを含む。マイクロコンピ ュータに組み込まれることもあり得る1つのモジュール は、一般に浮動小数点ユニット、即ちFPUと言われる 浮動小数点コプロセッサである。浮動小数点ユニット は、非整数に関係する命令を実行するために用いられ る。一般に、非整数は、2つの部分、即ち指数と有効数 とに分割されたコンピュータワードとして表される。浮 動小数点ユニットは特殊目的プロセッサであり、そのプ ロセッサは、数のこのような非整数表現に関係する算術 演算を実行するように特に設計されている。

【0003】完全に組込み又は埋込みされた浮動小数点 ユニットを有するマイクロコンピュータは公知である。 浮動小数点ユニットがマイクロコンピュータのCPU内 に埋め込まれ、又はぴったりと統合された時、FPUと 【請求項6】 中央演算処理装置(CPU)と、該中央 50 CPUとは一般に幾つかの演算ブロックを共有する。従

40

号の前記第1状態に応答して前記インタフェースを横切 って複数の浮動小数点命令を前記FPUに送り、前記信 号の前記第2状態に応答して複数の浮動小数点命令をト ラップする。

って、FPUとCPUとの間のインタフェースは、ハー ドウェア及びソフトウェアの両方において非常にぴった りと統合されている。このレベルの集積化が、高いスル ープット(処理能力)のような高い性能を提供するけれ ども、FPUの機能を望まない、又は必要としない顧客 に対して販売するためにFPU無しのマイクロコンピュ ータバージョンを設計し、組立てることは困難なはずで ある。マイクロコンピュータ設計における多くの態様を 変化させると、マイクロコンピュータからFPUを除去 することが非常に困難になる。そして、ある場合には、 マイクロコンピュータからFPUを除去することが重要 な再設計努力を伴うことがある。

【0008】本発明の別の態様によれば、前記FPUプ レゼント信号が前記第2状態であり、一つの浮動小数点 命令がトラップされた時に、前記単一チップマイクロコ ンピュータが例外をレイズ (提起) する。

【0004】個別のマイクロコンピュータと浮動小数点 プロセッサとのシステムも同様に公知である。これらの システムにおいては、マイクロコンピュータと浮動小数 点ユニットとは一般に個別の集積回路チップであり、C PUとFPUとの間で命令及びデータを交換するために インタフェースが設けられている。CPUとFPUとの 間のインタフェースの一形式は緩衝配置を使用する。こ のタイプの配置では、CPU及びFPU内での命令実行 用のタイミング及び同期化必要条件を緩和でき、プロセ ッサ間での相対的なAloose (緩い)結合をもたらす。 マイクロコンピュータにオプションとしてFPUを提供 することは容易である点で、このタイプのシステムは利 点を有している。しかしながら、CPUとFPUとの間 の結合が緩いので、CPU及びFPUの演算が密接に同 期化されていないために、処理能力のような性能は不利 を招いている。

【0009】本発明の別の態様によれば、中央演算処理 装置(CPU)、該CPUに接続されたメモリー装置、 及び、浮動小数点命令処理装置(FPU)に前記CPU を接続するために変形されたインタフェースを有する単 ーチップマイクロコンピュータと、前記単一チップマイ クロコンピュータ内でのFPUの存在を前記CPUに示 す指示手段と、前記指示手段に敏感であり、前記指示手 段に応答して前記単一チップマイクロコンピュータを制 御する制御手段とを備えた。

[0005]

【0010】本発明の別の態様によれば、コンピュータ システムは単一チップマイクロコンピュータと、コンピ ュータシステム内でFPUの存在を決定する方法とを有 し、単一チップマイクロコンピュータが中央処理装置 (CPU) と、中央処理装置に結合されたメモリユニッ トと、CPUを浮動小数点命令処理ユニット (FPU) に結合するように変更されたインタフェースとを含み、 当該方法がFPUを使ってインタフェースを横切ってF PUプレゼント信号をCPUに送り、CPUを使ってF PUプレゼント信号に応答するステップを有し、当該F PUプレゼント信号が、単一チップマイクロコンピュー タ内でFPUの存在をCPUに示す第一状態と、単一チ ップマイクロコンピュータ内でFPUの不存在をCPU に示す第2状態とを有し、単一チップマイクロコンピュ ータがFPUプレゼント信号の第1状態に応答してイン タフェースを横切って浮動小数点命令をFPUに送り、 FPUプレゼント信号の第2状態に応答して浮動少数点 命令をトラップする。

【発明が解決しようとする課題】しかしながら、CPU 30 とFPUとの間の結合が緩いので、CPU及びFPUの 演算が密接に同期化されていないために、処理能力のよ うな性能は不利を招いている。

> 【0011】本発明の別の態様によれば、前記指示手段 を含むコンピュータシステムは、FPUプレゼント信号 を有し、該FPUプレゼント信号が前記単一チップマイ クロコンピュータ内でのFPUの存在を示す第1状態 と、前記単一チップマイクロコンピュータ内でのFPU の不存在を示す第2状態とを備えた。

【0006】本発明の目的は、CPU及びFPUの演算 を密接に同期化させて、処理能力のような性能を向上さ せることである。

> 【0012】本発明の別の態様によれば、前記指示手段 を含むコンピュータシステムは、前記第1状態内に前記 FPUプレゼント信号のある時に、前記FPUに複数の 浮動小数点命令を送り、前記第2状態内に前記FPUプ レゼント信号のある時に、複数のFPUプレゼント信号 をトラップする。

[0007]

【0013】本発明の別の態様によれば、中央演算処理 装置(CPU)デコーダパイプステージを備えたCPU

【課題を解決するための手段】本発明の一態様によれ ば、単一チップマイクロコンピュータを有するコンピュ ータシステムが提供され、中央演算処理装置 (CP U)、 該CPUに接続したメモリー装置、及び、浮動 小数点命令処理装置(FPU)に前記CPUを接続する ために変形されたインタフェースを有する単一チップマ イクロコンピュータと、前記インタフェースから前記C PUに接続されたFPUプレゼント信号と、前記単一チ ップマイクロコンピュータ内でのFPUの存在を前記C PUに示す第1状態と前記単一チップマイクロコンピュ ータ内でのFPUの不存在を前記CPUに示す第2状態 とを有するCPUプレゼント信号とを備え、前記単一チ ップマイクロコンピュータが、前記FPUプレゼント信 50 実行パイプラインと、浮動小数点ユニット (FPU) デ

20

コーダパイプステージを備えたFPU実行パイプラインとを有するコンピュータシステム内で、前記方法が、
a) 第1命令を前記CPUデコーダパイプステージに伝送し、b) 前記第1命令を前記FPUデコーダパイプステージに伝送し、c) 前記第1命令が前記CPUデコーダパイプステージによって受け入れられたことを示す信号を生成し、d) 前記第1命令が前記FPUデコーダパイプステージによって受け入れられたことを示す信号を生成し、e) ステップd) に応答して第2命令を前記CPUデコーダパイプステージに伝送し、f) ステップ c) に応答して第2命令を前記FPUデコーダパイプス

【0014】本発明の別の態様によれば、コンピュータシステムは、ステップd)内に前記信号を発生させるまで、前記第1命令を前記CPUデコーダバイプステージに再び送るステップを更に有する。

·テージに伝送するステップを有する。

【0015】本発明の別の態様によれば、コンピュータシステムは、ステップc)内に前記信号を発生させるまで、前記第1命令を前記FPUデコーダバイプステージに再び送るステップを更に有する。

【0016】本発明の別の態様によれば、コンピュータ システムは、中央処理装置 (CPU) 実行パイプライン と、浮動小数点ユニット(FPU)実行パイプラインと を有し、前記CPUパイプラインが複数のパイプステー ジを含み、そして前記FPUパイプラインが複数のパイ プステージを含み、前記CPUパイプライン内の各CP Uパイプステージが前記FPUパイプライン内で対応す るパイプステージを有し、前記CPUパイプライン及び FPUパイプラインの動作を同期化する方法であって、 前記方法が、a) 第1CPUパイプステージ内で一つの 命令を受け取り、b) 対応する第1FPUパイプステー ジ内で前記命令を受け取り、 c) 前記第1 C P Uパイプ ステージ内で前記命令を処理し、d)前記第1FPUパ イプステージ内で前記命令を処理し、e)前記命令が前 記第1CPUパイプステージによって処理されると共 に、前記CPUパイプライン内で第2パイプステージの 進行を準備することを示す第1信号を、前記第1CPU パイプステージによって生成し、f)前記命令が前記第 1FPUパイプステージによって処理されると共に、前 記FPUパイプライン内で第2パイプステージの進行を 準備することを示す第2信号を、前記第1FPUパイプ ステージによって生成し、g) 前記第1CPUパイプス テージからの前記命令を前記CPUパイプライン内の前 記第2パイプステージに送り、h) 前記第1FPUパイ プステージからの前記命令を前記FPUパイプライン内 の前記第2パイプステージに送るステップを有し、i) 前記CPUパイプライン内の前記第2パイプステージ が、前記第2信号に応答して前記命令を前記CPUパイ プライン内の第3パイプステージに送り、 j) 前記FP Uパイプライン内の前記第2パイプステージが、前記第 50 1信号に応答して前記命令を前記FPUパイプライン内の第3パイプステージに送る。

【0017】本発明の別の態様によれば、前記CPUパイプライン内の前記第2パイプステージが第2信号に更に応答して、前記CPUパイプライン内の前記第2パイプステージが、前記第1FPUパイプステージから別の第2信号を受け取るまで、前記CPUパイプライン内の前記第3パイプステージに複数命令を送るのを防止するような方法が提供される。

【0018】本発明の別の態様によれば、前記FPUパイプラインが第1信号に更に応答して、前記FPUパイプライン内の前記第2パイプステージが、前記第1CPUパイプステージから別の第1信号を受け取るまで、前記FPUパイプライン内の前記第3パイプステージに複数命令を送るのを防止するような方法が提供される。

【0019】本発明の別の態様によれば、コンピュータは、複数のパイプステージを含む中央処理装置(CPU)実行パイプラインと、複数のパイプステージを含む浮動小数点ユニット(FPU)実行パイプラインと、FPUパイプステージによって与えられた制御信号に応答して第1CPUパイプステージから第2CPUパイプステージへの複数命令の伝送を制御する第1手段と、CPUパイプステージによって与えられた制御信号に応答して第1FPUパイプステージから第2FPUパイプステージへの複数命令の伝送を制御する第2FPUパイプステージが前記CPUパイプライン内の各CPUパイプステージが前記FPUパイプライン内で対応するパイプステージを有する。

【0020】本発明の別の態様によれば、制御する前記第1手段が、複数命令の伝送を可能にする第1状態と、複数命令の伝送を不可能にする第2状態とを有するトークン信号である。

【0021】本発明の別の態様によれば、前記第1CP Uパイプステージが、前記トークン信号の前記第1状態 に応答して一つの命令を伝送する。

【0022】本発明の別の態様によれば、前記第1CP Uパイプステージが、一つの命令を伝送した時に、前記 トークン信号をキャンセルする信号を生成する。

【0023】本発明の別の態様によれば、前記第1FP Uパイプステージが、前記トークン信号の前記第1状態 に応答して一つの命令を伝送する。

【0024】本発明の別の態様によれば、前記第1FP Uパイプステージが、一つの命令を伝送した時に、前記 トークン信号をキャンセルする信号を生成する。

【0025】本発明の別の態様によれば、それぞれ複数のパイプステージを備えた中央演算処理装置(CPU)実行パイプラインと、浮動小数点ユニット(FPU)実行パイプラインとを有するコンピュータシステム内で、各CPUパイプステージが前記FPU実行パイプライン内で対応するパイプステージを有し、前記CPU実行パ

イプラインと前記FPU実行パイプラインとの動作を同 期化する方法であって、 前記方法が、a)前記CPU パイプライン内の各パイプステージに複数命令を提供 し、b) 前記FPUパイプライン内でそれぞれの対応す るパイプステージに前記命令を提供し、c)前記CPU パイプライン内で前記命令を実行し、d)前記FPUパ イプライン内で前記命令を実行し、e)停動状態に応答 して前記CPUパイプラインを停動し、f)前記CPU パイプラインを停動した後に、パイプステージの所定個 数だけ前記 FPUユニットパイプラインを停動し、g) ステップf)に応答して前記浮動小数点処理装置パイプ ラインの実行状態を記憶し、h) 停動状態を解除して前 記CPU実行パイプラインを再開始し、i)再開始時に ステップg)内に記憶された前記データを前記CPUパ イプラインに与え、j)前記CPUパイプラインの再開 始後に、所定個数のパイプステージで前記FPUパイプ ラインを再開始するステップを有する。

【0026】本発明の別の態様によれば、ステップg) が、前記FPUパイプライン内の各パイプステージの実 行結果を記憶することを更に含む方法が提供される。

【0027】本発明の別の態様によれば、 前記所定個 数のパイプステージが一つのパイプステージを有する方 法が提供される。

【0028】図面では、参照用としてここに組込まれ、 同様な要素が同様な特性に与えられる図面が以下に与え られている。

【発明の実施の形態】図1は、本発明による単一チップ

[0029]

マイクロコンピュータ50を示す。マイクロコンピュー タ50は、コンピュータ内でのオペレーション(演算) を実行するための中央処理装置コア51を含む。整数中 央処理装置(CPU)52と任意浮動小数点処理装置 (FPU) 54とがCPUコア51の一部として装備さ れる。詳細に後述されるインタフェース56は、整数C PU52とFPU54との間でデータ、命令、及び制御 信号を交換する機構を備える。また、CPUコア51 は、例えば命令フェッチユニットおよびロードストアユ ニットのような他のモジュールも含む。本記述におい て、CPU52は、整数演算を実行するCPUコア51 の一部分に関係している。CPUコア51は、データリ ンク60を介してシステムバス58に結合されている。 システムバス58は、システムバスに添付されたモジュ ール及びインタフェースの間でデータ、命令、及び制御 信号を交換するための通路(パスウェイ)を備える。 【0030】オフチップランダムアクセスメモリにイン

タフェースを提供するRAMインタフェース62は、デ ータリンク64を介してシステムバス58に結合され る。オフチップ読取り専用メモリにアクセスを提供する ROMインタフェース66は、データリンク68を介し

ジュール70は、データリンク72によってシステムバ ス58に結合される。

【0031】デバッグインタフェースを含むデバッグモ ジュール74は、データリンク76を介してシステムバ ス58に結合される。デバッグモジュール74は、デー タリンク80を介してСРUコア51からデバッギング データを受け取る。デバッグモジュール74はデバッグ リンク82を介してオフチップインタフェースを供給す る。そのデバッグリンク82によってマイクロコンピュ ータ50が外部装置又はソフトウェアをインタフェース で連結可能となる。

【0032】また、マイクロコンピュータ50は、デー タリンク86を介してシステムバス58に結合されたシ ステムバスアービタ84を含む。システムバスアービタ 84は、システムバス58を介してデータトラヒックの 流れを制御する。システムバス84は、データリンク8 8を介して、例えばシステムバスウォッチポイントをト リガ(誘発)するようなデバッギング情報をデバッグモ ジュール74へ送る。

20 【0033】また、マイクロコンピュータ50は周辺コ ンポネントバス90も含む。周辺コンポネントバスアー ビタ92は、周辺コンポネントバス90を介してデータ フローを制御し、データリンク94を介して周辺コンポ ネントバス90に結合され、データリンク96を介して システムバス58にインタフェースを提供する。

【0034】周辺コンポネントバスモジュール98は、 データリンク100を介して周辺コンポネントバス90 に結合可能である。データリンク104を介して周辺コ ンポネントバス90に結合された周辺コンポネントバス インタフェース102は、オフチップコンポネント用の インタフェースを周辺コンポネントバス90に提供す

【0035】図2は、図1に示したFPU54と、イン タフェース56との更に詳細なブロック図である。FP U54は多くの機能モジュールを含む。モジュール11 0 は浮動小数点ユニットデコーダ及びパイプ制御ブロッ クであり、それらはインタフェース56を介して送られ たCPU52からの32ビット命令を復号する。モジュ ール112は浮動小数点ユニットレジスタファイル及び 転送ネットワークである。モジュール114は、それぞ れ116,118,120,122と番号付けられた実 行パイプラインステージF1、F2、F3、F4から成 り、共同実行済みCPU命令を実行すると共に、レジス タアクセスを制御するための浮動小数点論理実行モジュ ールである。モジュール124は、それぞれ126、1 28, 130, 132, 134と番号付けられた実行パ イプラインF1、F2、F3、F4、F5から成り、次 の演算を実行するための浮動小数点ベクトル及び基礎計 算ユニットである。即ち、その演算は、計算、ブロッキ てシステムバス58に結合される。他のシステムバスモ 50 ング計算、ベクトル計算、ベクトル計算、ブロッキング

ベクトル計算、タイプ変換、及び、多項式計算の演算である。モジュール136は、それぞれ138,140と番号付けられた実行パイプステージFDS1及びFDS2から成り、例えば除算及び平方根の演算のような非プロッキング計算の演算を実行するための浮動小数点除算及び平方根実行ユニットである。完了バス142とディスパッチバス144とはモジュール114,124,136をモジュール112に結合する。

【0036】当該技術分野における当業者が理解できることは、図面を簡素化するために、以下の説明において、図示された論理の演算に必要なクロック信号が図示されていないことである。しかしながら、当該技術分野の当業者は、いつどこで適切なクロック信号を適用して所望の機能を達成したかを理解できるだろう。

【0037】本発明の特徴によれば、FPU54がCPUコア51のすべてを備えた着脱自在の部分であるように設計されている。従って、インタフェース56を介したCPU52とFPU54の間のデータ移動は、データ移動用の32ビット命令150と、二つの64ビットバス152、154とに制限される。また、制御信号インタフェース156は、CPU52とFPU54の間における命令の実行を制御し、同期化するために装備される。

【0038】図3は、実行パイプラインの構造と、CP U52及びFPU54内での実行パイプラインにおける 様々なパイプステージの間の関係とを示す。CPU52 は実行パイプライン160を含む。FPU54は実行パ イプライン162を含む。各パイプライン160、16 2は多数のパイプステージを含む。CPU52とFPU 54とは命令フェッチパイプステージ164とプリデコ ーダパイプステージ166と分けている。CPUのパイ プライン160は、デコーダパイプステージ168、三 つの実行パイプステージ170、172、174、及び 書き戻しパイプステージ176を含む。FPUのパイプ ライン162は、浮動小数点デコーダパイプステージ1 78と、五つの実行パイプステージ126、128、1 30,132,134と、浮動小数点書き戻しステージ 180とを含む。その浮動小数点書き戻しステージ18 0は、CPU52へ送り返すために、浮動小数点ユニッ トにおける実行パイプライン162の結果をモジュール 112に送る。

【0039】演算の間に、命令が、実行用のCPUパイプライン160及びFPUパイプライン162の両方に同時に送られる。CPUパイプライン160及びFPUパイプライン162によって実行される二つのタイプの命令が存在する。命令の第1カテゴリは、CPUパイプライン160内で完全に実行し、FPUパイプライン162からの完了に関して一切の寄与を必要としない純粋CPU命令である。更に詳細に後述するように、CPUパイプライン160とFPUパイプライン162とは密

接に結合され、従って、純粋CPU命令がCPUパイプライン160内で実行されると、命令イメージはFPU162パイプライン内で実行される。CPUパイプライン160内で実行した純粋CPU命令の場合には、FPUパイプライン162内での当該命令のイメージがバブルである。

【0040】 CPUパイプライン160及びFPUパイ プライン162内で実行する命令の第2カテゴリがFP U命令である。全てのFPU命令はこのグループ内であ る。例外項目と完了状態とを収集するだけであるなら ば、全てのFPU命令は、ある程度までCPUパイプラ イン160内で命令イメージとして実行しなければなら ない。第1サブグループのFPU命令は、データ交換を 備えた結合CPU-FPU命令である。これらの命令 は、CPUパイプライン160とFPUパイプライン1 62との間でのデータ交換を、FPUからCPUへ、又 はCPUからFPUへ伴う。第2サブグループのFPU 命令は、データ交換なしの接合CPU-FPU命令であ る。これらの命令がFPUパイプライン内で完全に実行 し、CPUパイプライン160がその命令とだけ関係し て例外情報及び完了状態を収集する。FPUパイプライ ン162とCPUパイプライン160との間でデータ交 換なしの結合CPU-FPU命令がFPUパイプライン 162内で実行すると、浮動小数点位置ホルダがCPU パイプライン160を介し命令イメージとして実行す る。その命令イメージは例外項目を収集し、パイプライ ンの同期化を維持する。データ交換を備えた接合CPU - FPU命令がFPUパイプライン162内で実行する と、FPU命令もCPUパイプライン160内で命令イ メージとして実行するので、パイプラインは同期状態の ままである。

【0041】本発明の特徴は、FPUパイプライン16 2とCPUパイプライン160との間での実行における 密接な結合と同期化とを維持することである。2つのパ イプラインの間での密接な結合と同期化とを維持するこ とは幾つかの利点を有する。FPUパイプライン162 とCPUパイプライン160との間での密接な同期化の 維持によって、マイクロコンピュータ50が精密な例外 モデルの維持を可能とすることは、重要な利点である。 精密な例外モデルが意味していることは、マイクロコン ピュータ50内の幾つかのハードウェア又はソフトウェ アの問題に起因して例外が生成された時に、マイクロコ ンピュータ50の実行の状態がエラー発生の時点で明ら かになるように、命令が実行及び終了しなければならな いことである。これによって例外発生の時点で種々の構 成要素の状態が検査され、正しい対策の採用されるのを 可能にする。精密な例外モデルが維持されないならば、 エラー発生時に次のような状態を決定することが困難に なる。即ち、マイクロコンピュータの様々の構成要素が エラー発生時に存在し、問題の追跡及び訂正を非常に困 難にすることがあり得ることである。

【0042】本発明の別の特徴は、FPU54がオプシ ョンである。更に詳細に後述されるように、FPU54 とCPU52との間のインタフェース56は次のように 設計されている。即ち、特定バージョンのマイクロコン ピュータ50からFPUを削除することによって、マイ クロコンピュータの重要な再設計が必要とされないこと である。回路の再設計又はソフトウェアの修正なしに、 マイクロコンピュータ50を含む単一集積回路から、F PU54を完全に削除することは簡単に可能である。 【0043】従って、インタフェース56によってFP U54が、マイクロコンピュータ50内でオプションで あることを可能にするだけでなく、高水準の処理能力性 能を提供可能とする。それから、同時にマイクロコンピ ュータ50が演算の精密な例外モデルを維持することを 可能にする間に、個別のマイクロコンピュータ及びコプ ロセッサが高水準の処理能力性能を提供する。

【0044】図4は、CPU52とFPU54との間で*

* のインタフェース56を示した更に詳細なプロック図である。下記の表1は、CPU52とFPU54との間もある。下記の表1は、CPU52とFPU54との間ものある。下記の表1は、CPU52とFPU54との間を与える。ADir 欄は、信号がFPUからの出力であるかに関してあるかとはFPUからの出力であるかに関しての方向を示す。ASrc 欄は、CPG、(クロック)とであるかを示す。ASrape Sent 個に信号内のピット数を示す。AStage Sent 欄に信号内のピット数を示す。AStage Sent 欄に信号内のピット数を示す。AStage Sent 個に信号内のピット数を示す。AStage Sent 個に信号がインとであるがを示す。ALatched by 欄は、信号がインクェース56のFPU側でラッチされたかを示す。ADescription 欄は各信号の説明を与える。

【表1】

[0045]

【表 1 】					-	
Name	Dir	Src	Site	Stage Sent	Latched by	Description
cpg_fpu_clk_en	in	CPG				FPU 用クロック停止
fpu_present	out	FPU	1	CPU		FPU が存在するかど うかを表示
ifu_sr_fd	in	IFC	1	W	CPU	SR 浮動小数点不能化 ピット
ifo_fpu_last_pd	in	IFU	28	PD	FPU	演算コード (プリデコード ステージで送られる)
ifu_fpu_inst_valid_pd	iņ	IFU		PD	FPO	演算エードは有効(プリデュードステージにおいて)FPDで使用可能
ifu_fpu_pred_inst_pd	in	IFU	1	PO	FPU	伝送中の命令はプラン チ予測経路上に在る
ifu_fp_go_dec	in	150	I	D	FPU	IPUデコーダステジに おける有効FP命令が 進行可能(停動しない)
ifu_fpu_mlspred_e2	in	1FU	1	E2	CPU	間違って予測された 第27 ランチはCPUパイフ 内で解決
ifu_fpu_cancel_wb	io.	IFU	1	¥	CPU	昭 における FPU/CPU 命令は連携 CPU 何外 を有し、パイプ デバはす けいけるされなければな らない CP4 から FPD へ戻る)
Isu_stall_e3	in	LSU	1	E3	PPU	E3 ステージパックは CPU において停動 (F4 に おいてのみ使用可能
ifu_fpu_data_wb[63:0]	in	IFU	64	स	CPU	FLD. FMOV (F4 におい て使用可能) 用整数 CPUからのデータ
fpu_fp_go_dec	out	PPU	1	FPD	CPU	FPU デコーダバージ に おける有効PP 命令は 進行可能
Ppu_dec_stall	out	PPU	1	FPD	CPU	FPU デコーダバッファは 有効 FP 命令を有し FPD は内部で停動中、 従って CPU からの新 規命令は受入れ不能
Ppu_ifu_excep_f2	out	FPU	1	F2	CPU	FPU 例外が発生した
Fpu_Isu_data_f1 [63:0]	out	FPU	64	F1	CPU	整数CPU E2 において 使用可能)へのデータ
fpu_lsu_fcmp_f2	out	FPU	1	F2	CPU	FCMP 結果 (E3 におい て使用される)

【0046】注意されるように、FPU54とCPU5 2との間で通過する信号はラッチされる。ALatched by 50

「欄は、インタフェースのどちら側にラッチング回路が 」 配置されているのかを示す。CPU52とFPU54と の間でのフライトの時間のために、ラッチング回路が必 要である。

【0047】fpu_present信号は、FPUが 存在するか否かをCPUに示す。FPUが存在するなら ば、この信号がアサート (表明) され、FPUが利用可 能であることをCPUが認識する。この情況の下で、C PUはFPUに命令を送る。fpu_present信 号がデザート (表明) されなかったならば、FPUが存 在しないことをCPUが認識する。この情況の下で、F PU命令に遭遇したならば、CPUは当該命令をトラッ プレ、例外を出現させる。従って、FPUの存在又は不 在に応じて変化する唯一の信号が f p u __ p r e s e n t 信号である。

【0048】FPU54の割り込みを抑制するために、 浮動小数点不能化信号 i f u _ s r _ f d が提供され る。このフラグがCPUの状態レジスタ (SR) に設定 されると、FPU54が割り込みを抑制され、全ての浮 動小数点命令がトラップされる。

【0049】ここで、CPUパイプライン160及びF PUパイプライン162を同期化する回路と信号とを示 す図4を参照する。通常、CPUパイプライン160及 びFPUパイプライン162はロックステップ内で命令 を実行する。即ち、例えばそれぞれ一対のCPUパイプ ステージ170(又は172)、及び、FPUパイプス テージ126 (又は128) を経て進行する命令を実行 する。更に詳細に後述されるように、パイプライン内に は同期から消え去ることができ、実行継続前に再同期化 の必要な三点が存在する。しかしながら、パイプライン 間の最大スリップは、図に示す実施の形態における1つ の命令又は、1つのパイプステージに限定される。けれ 30 ども、FPUパイプライン162及びCPUパイプライ ン160が、パイプラインの停動前に許容されたスリッ プ量において制限され、そしてパイプラインが、停動状 態の解除時に相互に同期される。そのため、精密な例外 モデルを実行できる。パイプラインにおいて同期化の喪 失可能な点は、プリデコーダステージ166、デコーダ **/E1-F1パイプステージ、及び、E3/F4パイプ** ステージ内で発生する。これらの同期化メカニズムの各 々が以下に後述される。

【0050】CPUパイプライン160内の各パイプス 40 テージ168, 170, 172, 174, 176は、前 のパイプステージからの計算結果を記憶するためにそれ ぞれのバッファ224, 170A, 172A, 174 A, 176Aを有する。FPUパイプライン162内の 各パイプステージ178, 126, 128, 130, 1 32, 134, 180は、前のパイプステージからの計 算結果を記憶するためにそれぞれのバッファ226、1 26A, 128A, 130A, 132A, 134A, 1 80Aを有する。

パイプライン162との間のインタフェース56を横切 って移動するに要する時間(フライト時間)のために、 そして幾らかの信号が1クロックサイクル内で遅れて到 達するために、FPUから到達する信号用としてCPU 側にラッチが設けられ、そしてCPUから到達する信号 用としてFPU側にラッチが設けられる。CPU側はラ ッチ170B, 172B, 174B, 174Cを含む。

FPU側はラッチ126B, 284を含む。

【0052】図4から図7に示す実施の形態によってC PU及びFPUパイプラインが最大1つのパイプステー ジまでパイプライン相互の同期化から外れることを可能 とする。しかしながら、本発明は、一回のパイプステー ジに限定されるのではなく、任意の所定個数のパイプス テージを(又はゼロ回のパイプステージさえも)可能と なる。即ち、各パイプラインを実行するデータ及び状態 が記憶されているから、パイプラインの停動前に、所定 個数のクロックサイクルによってパイプラインが同期か ら外れるのを可能とされる。パイプラインの再開始時 に、一つのパイプライン内の幾つかのパイプステージか らデータが、適切なタイミングで他のパイプラインに利 用できる。そのため、データの損失なく停動以前と同じ 関係にパイプラインを再同期化できる。その上、CPU 及びFPUパイプラインが所定個数のクロックサイクル によって同期から外れるのを可能とすることにより、イ ンタフェース56を横切ってCPUパイプラインとFP

【0053】次に、CPUプリデコーダステージ命令の バッファリング機構の動作を示す図5を参照する。回路 におけるこのセクションはプリデコーダ論理回路200 を含み、そのプリデコーダ論理回路200はラッチ20 2を介して CPU 命令フェッチユニットから命令フェッ チユニットデコーダの停動信号を受け取る。また、プリ デコーダ論理200は、ラッチ204を介して浮動小数 点ユニットデコーダ178から浮動小数点ユニットデコ ーダの停動信号をも受け取る。浮動小数点ユニットデコ ーダ178が共有プリデコーダステージによって送られ た次の信号を受信せず、且つラッチしない時はいつで も、fpu_dec_stall信号が生成される。C PU52の命令フェッチユニットが何等かの理由で停動 されるたびに、ifu_dec_stall信号が生成 される。

Uパイプラインとの間のフライト時間を埋め合わせてい

【0054】マルチプレクサ206は、プリデコーダバ ッファ208に結合された多くの入力を有する。接続部 210によってマルチプレクサ206の出力がプリデコ ーダバッファ208、プリデコーダ212、又はマルチ プレクサ214に送られるのを可能とする。プリデコー ダ212の出力は接続部216を介してマルチプレクサ 218に送られる。マルチプレクサ214, 218はそ 【0051】信号がCPUパイプライン160とFPU 50 れぞれ出力220, 222を有し、その出力220, 2

22は命令フェッチユニットデコーダバッファ224と FPUデコーダバッファ226にそれぞれ結合される。 バッファ224, 226は、デコーダ168, 178に よってデコーダ中の命令を保持するために役立つ。バッ ファ224は出力227を有し、その出力227によっ てバッファ224内の命令がマルチプレクサ218へ戻 って再循環可能となる。同様な方法で、バッファ226 は出力228を有し、その出力228によってバッファ 226内の現行命令がマルチプレクサ214に戻って再 循環可能となる。ifu_dec_stall信号が何 等かの理由によってアサート (表明) されるならば、マ ルチプレクサ218は停動状態の解除まで命令の選択と 再循環とを続けるだろう。同様の方法で、 f pu_de c_stall信号がアサート(表明)されるならば、 マルチプレクサ214は停動状態の解除まで命令228 をバッファ226内に再循環し続けるだろう。

【0055】既に述べたように、СРひ命令フェッチユ ニットからの命令は、実行のためにCPUパイプライン 160とFPUパイプライン162との両方に送られ る。パイプラインが新しい命令の受け入れ準備をすると 直ぐに、論理がプリデコーダステージ命令をパイプライ ンに送る。しかし、現行命令が他のパイプライン (СР U又はFPU) によって受け入れられるまで、論理が別 の命令を送らない。図5に示すプリデコーダステージ論 理が請け合っていることは、CPUパイプライン160 のデコーダステージ168とFPUパイプライン162 のデコーダステージ170とが任意のクロックサイクル の間に同期から外れた多くとも一つの命令であり得るこ とである。現行命令が両方のパイプラインによって受け 入れられ又は扱われることがないことを保証するため に、プリデコーダ論理200は次の機能を実行する。即

select_PDbuf = ~ (IFU_taken & FPU_taken) IFU_taken = ~ifu_dec_stall_q | IFU_taken_earlier_

FPU_taken = ~ [pu_dec_stall_q | FPU_taken_earlier_

IFU_taken_earlier_d = IFU_taken & ~new_PD_inst_va

FPU_taken_earlier_d = FPU_taken & ~new_PD_inst_va 40 lid

new_PD_inst_valid = IFU_taken & FPU_taken & a_new_ PD_inst_is_avail-able

である。ここに、ifu_dec_stall_qはラ ッチ202によって出力された信号であり、fpu_d e c _ s t a l l _ g は ラッチ 2 0 4 に よって 出力 され た信号であり、IFU_/FPU_taken_ear lier_qtIFU_/FPU_taken_ear lier_d信号のラッチされたバージョンである。

(ifu_dec_stall及びfpu_dec_s tall) を生成するだけであるので、これらの信号は Ataken 信号に変換される。この変換の達成は、ラッチ 202,204内の停動信号をラッチし、プリコード論 理200への信号の供給前にラッチ出力を反転してif u_dec_stall_q信号とfpu_dec_s tall_q信号とを供給することによって行われる。 【0057】プリデコーダバッファ208とマルチプレ クサ206との間の接続から分かるように、プリデコー ダステージ命令は追加クロックサイクル用のプリデコー ダバッファ208内に常に記憶される。これが請け合っ ていることは、CPUパイプラインデコーダ168とF PUパイプラインデコーダ178とが同一命令を受け入 れるまで、プリデコーダバッファ208のコンテンツが プリデコーダステージ内で常に利用可能なことである。 図5に示す論理の結果として、FPU又はIFUからの 停動状態にもかかわらず、デコーダステージ168,1 78が同期化のたった一つの命令であり、同一命令が同 時刻にCPUデコーダステージ168とFPUデコーダ ステージ178とを終了させ、それにより両方のパイプ ラインがこの点で同期化されるだろう。

【0058】さて、CPUデコーダ/FPUデコダーE 1/F1同期化論理の論理的プロック図を示す図6を参 照する。

【0059】ひとたび命令がCPUパイプライン160 とFPUパイプライン162とに与えられると、2つの パイプライン内の異なったデコーダステージ停動状態に 起因して、同期化が即座に失われる。同期化におけるこ の損失を克服するためには、Ago-token パッシング機 構が用いられて両パイプラインを再同期化した後に、同 一浮動小数点命令の2つのイメージがそれぞれのパイプ ステージ170、126を離れる。各パイプラインが、 有効浮動小数点命令を復号した時に、go-token を他のパイプラインに送り、任意のデコーダステージ停 動状態のために停動されない。それから、このgo-t okenは他のパイプライン内でラッチされ、他のパイ プライン内で同一命令のイメージ用のゲート状態として 用いられてパイプステージ170、126を越えて進行 する。浮動小数点命令のイメージがパイプステージ17 0又は126を離れる時に、新しいgo-tokenを 受け取るまでそのイメージはパイプステージ170,1 26を順番に停動するラッチをクリアする。ラッチをク リアすると直ぐに、新しいgo_tokenを受け取 る。

【0060】図6を詳細に参照すると、ifu_fp_ go_decはCPUデコーダパイプステージ166か らのgo_token信号である。そのCPUデコーダ パイプステージ166が知らせることは、デコーダパイ プステージ166内の命令が順調に復号され、デコーダ 【0056】両方のパイプラインが実際にAstall 信号 50 パイプステージが停動されていないことである。同じ方 法で、fpu_fp_go_dec信号は浮動小数点ユ ニットデコーダパイプステージ178からのトークン信 号である。その浮動小数点ユニットデコーダパイプステ ージ178が知らせることは、デコーダパイプステージ 178内の浮動小数点命令が順調に復号され、デコーダ パイプステージ停動状態が存在しないことである。この トークン信号を生成する前に復号を完了するので、これ らの信号は、当該クロックサイクル内で比較的遅れて他 のパイプラインに到達する。その結果、これらの信号は 受信パイプラインパイプステージ内で即座にラッチされ 10 る。例えば、ifu_fp_go_decはラッチ24 Oによってラッチされ、fpu_fp_go_dec信 号はラッチ242によってラッチされる。組合せ論理2 44は、ライン246上にifp_fp_may_le ave_e1信号を生成するために、ラッチ244内で ラッチされた信号に応答する。そのifp_fp_ma y_leave_e1信号は、パイプステージ172へ 命令を送るために実行パイプステージ170をトリガす る。命令がパイプステージ172を離れると直ぐに、 i fu_fp_leaving_e1信号がライン247 上で生成される。そのifu_fp_leaving_ e 1信号は、組合せ論理244をリセットしてifu_ f p_may_leave_el信号を非作動化する。 そのため、パイプステージ170にロードされた次の命 令が、パイプステージ170を退出可能になる以前に、 別のfpu_fp_go_decトークン信号を必要と するはずである。

【0061】同様の方法では、ifu_fp_go_f 1信号はラッチ240によって組合せ論理248に出力 される。組合せ論理248はライン250上にfpu_ f p_may_leave_f1信号を生成する。その fpu_fp_may_leave_f1信号は、パイ プステージ128へ命令を送るために、FPUのパイプ ステージ126をトリガする。ひとたび命令がパイプス テージ126を離れると、パイプステージ126はライ ン252上にfpu_fp_leave_fl信号を生 成する。そのfpu_fp_leave_f1信号によ って組合せ論理248がfpu_fp_may_lea ve_f1信号を非作動化させる。そのため、パイプス テージ126にロードされた次の命令は、パイプステー ジ126を離れることが可能になる前に、別のifu_ f p_go_decトークン信号を必要とするだろう。 【0062】図5に示す同期化機構の結果として、同一 命令がデコーダパイプステージ168と浮動小数点デコ ーダパイプステージ178に入るので、CPUパイプラ イン160内のパイプステージ168, 170とFPU パイプライン162のパイプステージ178,126と の間で同期化を失う可能性のある唯一の方法は、それぞ れのデコーダパイプステージ168,178内での遅延 の結果としてである。図6で示された機構は、命令がパ 50

イプステージ170,126にそれぞれ進行する時まで に、CPUパイプライン160をFPUパイプライン1 62と再同期化する。それにより、命令がごれらのパイ プステージを離れる準備をした時に、二つのパイプライ ンが再同期化される。

【0063】次の方程式は、図示された同期化論理の演 算を説明している。

 $[0\ 0\ 6\ 4]$ if $u_{p_may_leave_el} = fpu_{p_go_dec_q}$ ifu_token_received_q

ifu_token_received_d = ifu_fp_may_leave_e1 & ~ifu _fp_leaving_el

ifu_fp_leaving_el = ifu_fp_valid_el & ifu_fp_may_ leave_el & ~lsu_stall_e3

次の方程式は、go-tokenがどのようにしてCP Uパイプライン160から生成されるかを説明してい

-[0065] ifu_fp_go_dec = ifu_fp_valid_dec & \sim i fu_dec_stall_cond

即ち、デコーダパイプステージ168内の有効な浮動小 数点命令上にデコーダパイプステージ停動状態が検出さ れない限り、go-tokenは常にパイプライン16 2に信号として送られるだろう。

【0066】方程式の次の組は、FPUパイプライン1 62からCPUパイプライン160までgo-toke nsを生成するために必要な論理を説明している。

 $[0\ 0\ 6\ 7]$ fpu_fp_may_leave_f1 = ifu_fp_go_dec_q | fpu_token_received_q

fpu_token_received_d = fpu_fp_may_leave_f1 & ~fpu _fp_leaving_fl

fpu_fp_leaving_f1 + fpu_fp_image_valid_f1 & fpu_fp _may_leave_fl & ~fpu_stall_f4

fpu_fp_go_dec = fpu_fp_image_valid_dec & ~fpu_go_ dec_stall_cond

ひとたび一つの命令がCPUパイプステージ170及び FPUパイプステージ126を終了させると、複数の命 令が通常二つのパイプラインのうち残ったパイプステー ジを介してロックステップ内で実行されるべきである。

【0068】しかしながら、CPUパイプライン160 とFPUパイプライン162とに相互に同期化を失わせ ることのできる他の種類の停動状態がCPU内に存在す る。この付加的なタイプの停動状態はロード/ストアユ ニット停動状態である。ロード/ストアユニット停動状 態は、CPUパイプライン160のパイプステージ17 4で発生し、その発生原因は、例えば、オペランドキャ ッシュを避けるロード/ストア命令である。図7は、こ れらの状態の下に、CPUパイプライン160とFPU パイプライン162とを停動及び再同期化するために用 いられる論理回路を示す。特に、図7に示す論理280 は、二つのパイプラインを再同期化するために用いられ

【0069】ロード/ストアユニット停動状態が発生す る時、lsu_stall_e3信号がライン282で アサート(表明)される。この信号がアサートされる時 に、パイプステージ174と、CPUパイプライン16 2 における以前の全てのパイプステージ166.17 0,172が即座に停動される。また、ライン282上 の 1 s u _ s t a l l _ e 3 信号もインタフェース 5 6 を横切って論理280に送られる。lsu_stall _e3信号は、CPUパイプライン160を停動するク ロックサイクルの間に、ラッチ284内でラッチされ る。しかしながら、 1 s u _ s t a l l _ e 3 が ア サ ー トされるクロックサイクルの間に、FPUパイプライン 162は実行を継続する。次のクロックサイクルにおい て、ラッチされた停動信号はFPUパイプライン162 のパイプステージ132に送られ、FPUパイプライン 162がFPUパイプステージ178, 126, 12 8, 130, 132を即座に停動する。同一クロックサ イクルの間に、ラッチ284からのライン286上の停 動信号を使ってラッチ288、290、292のラッチ 機能を不能化し、マルチプレクサ294、296、29 8を制御してライン301、303、305上でラッチ されたデータをそれぞれ選択する。それによって、デコ ーダパイプステージFCMPからのgo_token (2つの浮動小数点レジスタを比較するFPU命令) の 状態と、実行パイプステージ128からの例外情報とを 維持する。FPU実行ユニットからのデータのラッチ は、СРUパイプライン160内の実行パイプステージ と交信し、FPUパイプライン162の停動時にこのデ ー夕が失われないことを保証する。これは次のことを保 証している。即ち、ライン295、297、299上で CPUパイプライン160に送信中のデータがFPUパ イプステージからのデータであり、そしてCPUパイプ ライン実行に関してFPUパイプライン実行が前進した クロックサイクルの間に、そのデータが生成されたこと である。図7に示す論理の結果として、ロード/ストア ユニット停動状態に起因してCPUが停動する時に、浮 動小数点ユニットは、CPUパイプラインに関して一つ のパイプステージだけ進む。しかし、FPUパイプライ ンは次のクロックサイクル時に停動され、その代わり ・に、通常、СР Uパイプラインへ伝送された全てのデー 40 夕が記憶される。

【0070】ライン282上の1su-stall_e 3信号が非作動化される時、CPUパイプライン160 は即座に実行を開始し、現在停動されたFPUパイプラ イン162に関して一つのパイプステージだけ進む。こ のクロックサイクルの間に、CPUパイプステージは、 FPUの停動時に記憶された状態でそれぞれラッチ28 8,290,292からのライン295,297,29 9上のデータを読み取る。ラッチ284の結果として、 次のクロックサイクル上で、ライン285,286上の 50

停動信号が非作動化される。こによって、FPUパイプ ライン162が即座に再開始させられる。しかしなが ら、CPUパイプライン160がFPUパイプライン1 62の再開始の1クロックサイクル前に再開始されるの で、ライン286,285上の停動信号が非作動化され る時に、二つのパイプラインは、ロード/ストアユニッ ト停動状態が発生した以前に有していたのと同じ関係に 再同期化され、データロスは発生しない。ライン286 上の信号が非作動化される時、マルチプレクサ294は ライン300上のgo-token信号を選択し、マル チプレクサ296はライン302上のデータ信号を選択 し、マルチプレクサ298はライン304上の例外信号 を選択する。そのため、CPUパイプライン160は再 びFPUパイプライン162から現行信号を受け取る。 このようにして、二つのパイプラインの動作が再同期化 され、浮動小数点命令の実行が継続する。

【0071】命令がCPUパイプライン160の書き戻 しパイプステージ176に入る時に、及び、命令がFP Uパイプライン162のパイプステージ132に入る時 に、CPUパイプライン160とFPUパイプライン1 62との間の最終同期化点が発生する。精密な例外モデ ルを維持するために、例えば、純粋なCPU命令の場合 には、CPUからFPUまでのキャンセル命令が i f u __fpu_cancel_wb信号としてライン306 上で送られる。命令がパイプステージ176でCPUに よってキャンセルされなかったならば、浮動小数点パイ プライン160は実行を継続する。FPUパイプライン 162がキャンセル命令を受け取る時、FPU54は、 FPUパイプステージ178, 126, 128, 13 0,132内で実行する全ての命令をキャンセルする。 【0072】本発明の結果として、CPUコア51内の 唯一のオプションではあるが、FPU54をCPU52 にインターフェイスできる。そのため、CPU及びFP Uは密接に結合されて高性能処理能力を維持する。更 に、CPUパイプラインとFPUパイプラインとが所定 数のサイクルによって相互に関してスリップするように 拘束されているので、CPUパイプラインとFPUパイ プラインとの密接な結合がマイクロコンピュータ50内 の精密な例外モデルを維持する。

【0073】前述したように、本発明は1つの単一集積 回路において実行可能である。

【0074】こうして、本発明の少なくとも1つの例示 的な実施の形態について記述したが、当該技術分野にお ける当業者にとって種々の変更、変形、及び改良は容易 に可能である。この種の変更、変形、及び改良は、本発 明の精神及び範囲に含まれるものである。従って、今ま での記述は単に一例に過ぎず、限定を意図するものでは ない。本発明は請求の範囲における定義と、それと等価 なことによってのみ限定される。

[0075]

【発明の効果】本発明によれば、CPUコア内の唯一のオプションではあるが、FPUをCPUにインターフェイスできる。そのため、CPU及びFPUは密接に結合されて高性能処理能力を維持する。更に、CPUパイプラインとFPUパイプラインとが所定数のサイクルによって相互に関してスリップするように拘束されているので、CPUパイプラインとFPUパイプラインとの密接な結合がマイクロコンピュータ内の精密な例外モデルを維持する。

【図面の簡単な説明】

【図1】選択的(オプション)な浮動小数点プロセッサ (FPU)を含んだ本発明によるマイクロコンピュータを示す図である。

【図2】図1のマイクロコンピュータ内で使用可能なFPUとCPUとの間で浮動小数点ユニットとインタフェースとを示すブロック図である。

【図3】CPU実行パイプラインと、FPU実行パイプラインと、図1のマイクロコンピュータの各パイプライン内でパイプステージ間の関係とを示す図である。

【図4】図1のマイクロコンピュータ内のCPUとFP Uとの間のインタフェースのブロック図であり、二つの パイプラインを同期化するために用いられた電気回路の 構成部分と信号とを示す。

【図5】図4のCPUプリデコーダステージ命令バッファ(緩衝)機構における更に詳細な論理的ブロック図である。

【図6】図4のデコーダ/E1-F1ステージ同期化論理における更に詳細な論理的なプロック図である。

【図7】図4の一部分の論理的なブロック図であり、ロード/ストアユニットEステージ停動及び再同期化の論 30 理を示す。

【符号の説明】

8 4


システムバスアービタ

- 86 データリンク
- 88 データリンク
- 90 周辺コンポネントバス
- 92 周辺コンポネントバスアービタ
- 94 データリンク
- 96 データリンク
- 98 周辺コンポネントバスモジュール
- 100 データリンク
- 102 周辺コンポネントバスインタフェース
- 10 104 データリンク
 - 110 モジュール
 - 112 モジュール
 - 114 モジュール
 - 116 実行パイプステージ
 - 118 実行パイプステージ
 - 120 実行パイプステージ
 - 122 実行パイプステージ
 - 124 モジュール
 - 126 実行パイプステージ
 - 126A バッファ
 - 126B ラッチ
 - 128 実行パイプステージ
 - 128A バッファ
 - 130 実行パイプステージ
 - 130A バッファ
 - 132 実行パイプステージ
 - 132A バッファ
 - 134 実行パイプステージ
 - 134A バッファ
 - 136 モジュール
 - 142 完了バス
 - 144 ディスパッチバス
 - 150 32ピット命令
 - 152 64ビット命令
 - 154 64ピット命令
 - 156 制御信号インタフェース
 - 160 実行パイプライン
 - 162 実行パイプライン
 - 164 命令フェッチパイプステージ
- 40 166 プリデコーダパイプステージ
 - 168 デコーダパイプステージ
 - 170 実行パイプステージ
 - 170A バッファ
 - 170B ラッチ
 - 172 実行パイプステージ
 - 172A バッファ
 - 172B ラッチ
 - 174 実行パイプステージ
 - 174A バッファ
- 50 1748 ラッチ


	20			
174C	ラッチ	*	2 4 7	ライン
176	書き戻しパイプステージ		2 4 8	組合せ論理
176A	バッファ		250	ライン
178	浮動小数点デコーダパイプステージ		252	ライン
1 8 0	浮動小数点書き戻しステージ		280	論理
180A	バッファ		282	ライン
200	プリデコーダ論理回路		284	ラッチ
202	ラッチ		2 8 5	ライン
2 0 4	ラッチ	. ,	286	ライン
206	マルチプレクサ	10	288	ラッチ
208	プリデコーダバッファ		290	ラッチ
2 1 0	接続部		292	ラッチ
2 1 2	プリデコーダ		294	マルチプレクサ
2 1 4	マルチプレクサ		295	ライン
2 1 6	接続部		296	マルチプレクサ
2 2 0	出力		297	ライン
2 2 2	出力		298	マルチプレクサ
2 2 4	命令フェッチユニットデコーダバッファ		299	ライン
2 2 6	デコーダバッファ		300	ライン・
2 2 7	出力	20	3 0 1	ライン
2 2 8	出力		302	ライン
2 4 0	ラッチ		3 0 3	ライン
2 4 2	ラッチ		3 0 4	ライン
2 4 4	組合せ論理		3 0 5	ライン
2 4 6	ライン	*	3 0 6	ライン

【図1】

図 1




【図2】



【図3】

図 3



【図5】

図 5

168

26 206

224



【図6】

図 6

